Semidynamics, fabricante de procesadores RISC-V completamente configurables con propiedad intelectual, anuncia el lanzamiento de la primera familia de núcleos RISC-V de 64 bits completamente personalizables.
Así, resultan ideales para manejar grandes cantidades de datos en aplicaciones de inteligencia artificial (IA), aprendizaje automático (ML) y cómputo de alto rendimiento (HPC).
Los núcleos son agnósticos al proceso, con versiones que ya se están suministrando hasta 5 nm.
El primer miembro de la familia, disponible para licencias en la actualidad, es el núcleo Atrevido. Este cuenta con una programación fuera de orden que se combina con la tecnología propietaria Gazzillion de la empresa, lo que le permite manejar datos altamente dispersos con largas latencias y sistemas de memoria de alta velocidad típicos de las aplicaciones actuales de aprendizaje automático.
La tecnología Gazzillion elimina los problemas de latencia que pueden ocurrir al utilizar la tecnología CXL para permitir que la memoria lejana se acceda a las velocidades supercargadas que se diseñó para ofrecer.
Para esto, dicha tecnología Gazzillion está diseñada específicamente para sistemas de recomendación que son una parte clave del aprendizaje automático en centros de datos.
Al admitir más de cien fallos por núcleo, se puede diseñar un sistema en un chip (SoC) que entregue datos altamente dispersos a los motores de cómputo sin una gran inversión de silicio. Además, el núcleo se puede configurar de 2 vías hasta 4 vías para ayudar a acelerar las partes no tan paralelas de los sistemas de recomendación.
Otras características importantes
Para las cargas de trabajo más exigentes, como HPC, el núcleo Atrevido admite grandes capacidades de memoria con su camino de datos nativo de 64 bits y rutas de dirección física de 48 bits.
Con soporte completo de MMU, Atrevido también está listo para Linux, incluyendo el soporte de entornos de multiprocesamiento coherentes de caché desde dos hasta cientos de núcleos.
Igualmente, puede funcionar admitiendo tanto la especificación de vector RISC-V 1.0 como la próxima interfaz de vector abierta de Semidynamics.
Las instrucciones vectoriales de los procesadores RISC-V completamente configurables codifican densamente un gran número de cálculos para reducir la energía utilizada por cada operación y, por lo tanto, admiten eficientemente pesos de tensor dispersos para ayudar con las cargas de trabajo de aprendizaje automático.
