Pensada para ofrecer el máximo rendimiento en aplicaciones de servidores, los controladores de la nueva plataforma de conectividad de memoria Leo facilitan la escalabilidad de los centros de datos.
Astera Labs, compañía especializada en soluciones de conectividad ad-hoc para sistemas inteligentes, presenta en sociedad su nueva plataforma de conectividad de memoria Leo, la cual ofrece soporte para CXL (Compute Express Link) 1.1 y 2.0.
Esta plataforma está pensada para superar los cuellos de botella del ancho de banda de la memoria del procesador y las limitaciones de capacidad en la infraestructura acelerada e inteligente.
Los controladores de memoria Leo implementan el protocolo CXL.mem, que permite a la CPU acceder y gestionar la memoria CXL adherida para ofrecer soporte a las tareas de computación de propósito general, entrenamiento de la inteligencia artificial, machine learning, bases de datos en memoria, niveles de memoria, casos de uso de múltiples inquilinos, y otras cargas de trabajo específicas de las aplicaciones.
Aplicaciones por sus características
Con las funcionalidades que los controladores de memoria Leo ofrecen, es posible escalar las necesidades de los centros de datos para cubrir las cargas de trabajo intensivas requeridas por las aplicaciones de inteligencia artificial y machine learning.
Disponen también de capacidades RAS (Reliability, Availability and Serviceability) personalizables para servidores, que permiten a los operadores de centros de datos preparar sus soluciones de forma que los errores de memoria, la degradación del material, los impactos ambientales, o los defectos de fabricación, no impacten en el rendimiento de la aplicación, uptime, y experiencia de usuario.
Sus funcionalidades de telemetría y las APIs de software para la gestión de flotas le permite facilitar la gestión, debugado y despliegue en escala en plataformas basadas en la nube.
A diferencia de otras soluciones de expansión de memoria, la presente de Leo soporta un camino seguro de extremo a extremo, a la par que permite utilizar toda la alta capacidad y ancho de banda al soportar hasta 2 TB de memoria por cada uno de sus controladores, con 5.600 MT/s por canal de memoria. Esta es la velocidad mínima requerida para utilizar completamente el ancho de banda de la interfaz CXL 1.1 y 2.0.
Con su arquitectura flexible, aseguran el soporte no solamente para el estándar JEDEC de interfaz de memoria DDR, sino también para otras interfaces de memoria específicas de fabricante.
Actualmente, esta plataforma se encuentra en la fase de preproducción.
