El nuevo circuito MIPI C-PHY/D-PHY Combo IP con soporte de 30 Gbps cumple los requisitos de aplicaciones de imagen y display de alto rendimiento.
Mixel anuncia la disponibilidad de su MIPI C-PHYSM/D-PHYSM IP que cumple las especificaciones MIPI C-PHY v2.0 y MIPI D-PHY v2.5. MIPI D-PHY soporta MIPI Camera Serial Interface 2 (CSI-2SM) y Display Serial Interface (DSISM) y DSI-2SM. Así, Mixel se convierte en “el primer proveedor en suministrar IP a sus clientes con una velocidad agregada total de más de 30 Gbps”.
El MIPI C-PHY/D-PHY combo IP es una capa física de alta frecuencia y bajo consumo que se puede configurar como un transmisor o receptor MIPI, soportando la interfaz de cámara CSI-2 v3.0 y la interfaz de display DSI-2 v1.1 y manteniendo la compatibilidad con anteriores generaciones de cada especificación.
Así, el nuevo MIPI C-PHY v2.0 de Mixel respalda una velocidad de 4,5 Gs/s por trío, que equivale a una ratio de datos de 10,26 Gbps/trío. En modo D-PHY, la IP soporta velocidades de hasta 4,5 Gbps por carril y cumple la especificación MIPI D-PHY v2.5. Con hasta tres tríos en C-PHY y hasta cuatro carriles en D-PHY, el combo IP alcanza un ancho de banda agregado de 30,78 y 18 Gbps en sus respectivos modos.
El Mixel MIPI C-PHY/D-PHY Combo IP incluye muchas características para D-PHY y C-PHY que no estaban disponibles en versiones previas de las especificaciones, es decir, Spread Spectrum Clocking (SSC), ecualización de transmisión (de-énfasis) y calibración ISI de receptor. También aporta una funcionalidad de ahorro de energía, que abarca modos swing HS-TX y el modo indeterminado HS-RX.
Posibilidades para su implementación
El nuevo modo Alternate LP, ideal para aplicaciones IoT con canales grandes, permite un Fast Bus Turnaround que contribuye a aumentar el ancho de banda de transmisión en la dirección inversa del enlace MIPI. El modo ALP, por su parte, respalda la función de CSI-2 Unified Serial Link que reduce el número de cables de interfaz y ayuda a soportar un mayor alcance.
El combo PHY IP no solo comparte los pines de interfaz serie, sino que también permite la reutilización de todos los bloques funcionales MIPI D-PHY para el MIPI C-PHY, minimizando el área y la potencia de fuga.
